Depuis larrive de larchitecture ZEN 2 et des Ryzen 3000 en 2019, lapproche chiplet dAMD na pas fondamentalement chang. Certes, le passage au socket AM5 a introduit un nouveau cIOD (client I/O die), mais les CCD (Core Complex Die) restent relis via lInfinity Fabric sur un substrat organique classique. Mme les rcents Ryzen 9000 en ZEN 5 reposent sur cette configuration.
Avec ZEN 6, AMD semble toutefois prt changer les choses en introduisant un interconnect radicalement diffrent, mais que l’on a peut-tre dj crois.
En effet, comme le pointe le YouTuber High Yield, les Ryzen AI Max 300 Strix Halo ne sappuient pas sur lInfinity Fabric classique, mais sur une liaison beaucoup plus dense et parallle, vitant la phase de srialisation. Rsultat, on a une amlioration notable des performances et de lefficacit nergtique.
Selon toute vraisemblance, AMD exploite ici la technologie TSMC InFO-oS (Integrated Fan-Out On Substrate). Elle repose sur une couche de redistribution (RDL) qui permet de relier directement les puces entre elles, sans passer par un bus srialis. On se rapproche alors dun fonctionnement “monolithique”, comme si les chiplets ntaient quun seul gros die.
Mais AMD pourrait aller encore plus loin sur certaines puces ZEN 6 en adoptant la technologie FOEB (Fan-Out Embedded Bridge) dveloppe par SPIL (Siliconware Precision Industries). Ici, ce sont des “bridge dies” qui assurent la liaison entre chiplets.
Si AMD travaille sur l’interconnect, c’est que booster celui-ci permettra d’avoir une meilleure bande passante du fabric et une meilleure latence mmoire, ce qui permettra donc de gagner en performances, mais pas seulement, car l’OC pourrait aussi tre meilleur.
Reste savoir pour quelle technologie AMD penchera. Probablement que nous aurons le InFO-oS pour les produits grand public et FOEB ou InFO-LSI pour les puces professionnelles et serveurs.
On termine avec une vido en anglais :