La future architecture RDNA5 est loin d’tre officielle, ne nous leurrons pas, toutefois certains tests, modifications permettent de dessiner les contours des volutions souhaites par AMD !
Un Dual Issue plus efficient pour RDNA5 !
C’est l’une des attentes majeures que l’on peut envisager pour cette future architecture graphique RDNA5, une amlioration de la gestion de la technologie Dual Issue, cette dernire est prsente depuis l’architecture RDNA3 mais n’tait, alors, jamais pleinement exploit, les charges FP32 se trouvaient tre plafonnes 50 % du pic maximal thorique.
Une mise jour LLVM pour gfx1310 (RDNA5) a t repre sous Github, avec la prise en charge des instructions V_FMA_F32 sur les deux voies !
Plus d’instructions et de potentiels gains dans les benchmarks
La partie VOPD de l’architecture RDNA5 dispose de nouvelles instructions V_{MAX,MIN}_I32_e32, V_SUB_U32_e32, V_LSHRREV_B32_e32 et V_ASHRREV_I32_e32.
Il ne reste plus qu’ AMD de stabiliser l’utilisation du Dual Issue et le lot d’instructions VOPD, cela permettra de rduire, nant ventuellement, la diffrence entre dbits thoriques et dbits rels, ne ncessitant pas une surenchre hardware pour atteindre un nouveau pic, rappelons que jusqu’ maintenant les dbits rels semblent exploiter que 50 % des dbits thoriques, la marge de progression est donc des plus consquentes.
Les gains pourraient tre consquents pour les benchmarks bass sur les instructions FP32 et pour les jeux, avec une meilleure optimisation des shaders.
AMD, enfin Microsoft a commenc parler de la future architecture RDNA, lors de la prsentation de sa future console Project Helix, la GDC 2026, avec un focus sur l’volution, attendue, de la technologie FSR, toujours plus base sur le Machine Learning, afin d’offrir plus de performances lorsque le Ray Tracing est activ et avec l’arrive du Multi Frame Generation.