IBM vient d’annoncer une avance majeure dans le domaine des semi-conducteurs avec la prsentation de la premire technologie de gravure infrieure 1 nm. Dvoile lors du Symposium VLSI 2026, cette nouvelle gnration de puces repose sur un procd baptis 0,7 nm, ou 7 angstrms, et inaugure une toute nouvelle architecture de transistors en trois dimensions. Une dmonstration technologique qui montre que la miniaturisation des puces est loin d’avoir atteint ses limites.
Une architecture Nanostack pour repousser les limites
Au cur de cette innovation se trouve une nouvelle architecture baptise Nanostack. Contrairement aux transistors de type nanosheet utiliss actuellement par les fondeurs les plus avancs, IBM empile plusieurs couches de transistors les unes au-dessus des autres grce une intgration 3D squentielle. Cette approche permet d’augmenter considrablement la densit des composants tout en utilisant diffrents matriaux selon les couches afin d’optimiser indpendamment les performances et la consommation lectrique.
Grce cette technologie, IBM est parvenu intgrer prs de 100 milliards de transistors sur une puce de la taille d’un ongle. Cela reprsente quasiment le double de la densit obtenue avec sa puce exprimentale en 2 nm dvoile en 2021.
Cette nouvelle avance d’IBM dans le domaine des puces lectroniques marque un tournant majeur pour l’informatique en faisant entrer la technologie dans une nouvelle re, au-del du nanomtre, jusqu’ l’chelle des atomes. Avec notre nouvelle architecture Nanostack, nous ne nous contentons pas de fabriquer des transistors plus petits, nous rinventons la manire dont les puces sont conues afin d’offrir des gains considrables en matire de performances et d’efficacit nergtique , a dclar Jay Gambetta, directeur d’IBM Research et IBM Fellow. Cette innovation, une premire dans l’industrie, perptue la tradition d’IBM en tant que pionnier des technologies de nouvelle gnration et pose les bases de la prochaine rvolution de l’informatique.
Jusqu’ 50 % de performances en plus
Selon IBM, cette nouvelle gnration de puces pourrait offrir jusqu’ 50 % de performances supplmentaires consommation identique ou, l’inverse, rduire la consommation nergtique de 70 % performances quivalentes. Des gains qui profiteraient directement aux centres de donnes, aux infrastructures cloud, aux applications d’intelligence artificielle gnrative, mais aussi aux futurs appareils lectroniques grand public.
Les chercheurs indiquent galement que cette architecture permettrait de rduire de prs de 40 % la surface occupe par la mmoire SRAM, un lment essentiel pour amliorer les performances des processeurs modernes destins aux charges de travail lies l’IA.
Une production encore lointaine
Si cette annonce est particulirement impressionnante, il convient toutefois de rappeler qu’il s’agit avant tout d’une dmonstration technologique. IBM ne fabrique pas directement de processeurs destins au grand public et cette technologie devra encore franchir de nombreuses tapes avant une ventuelle industrialisation.
Pour y parvenir, IBM pourra notamment s’appuyer sur les futures machines de lithographie High-NA EUV dveloppes par ASML, ainsi que sur ses partenaires industriels tels que Lam Research, Tokyo Electron ou encore SCREEN Semiconductor Solutions.
Selon la feuille de route prsente par IBM, les premires applications commerciales de cette architecture Nanostack pourraient voir le jour d’ici environ cinq ans. Si ce calendrier est respect, cette technologie pourrait ouvrir une nouvelle dcennie d’volution des semi-conducteurs, alors que beaucoup estimaient que la gravure sous le nanomtre relevait dsormais de l’impossible.