Les premires images du die des processeurs Intel Arrow Lake-S ont t publies en ligne, confirmant larchitecture chiplet base de tuiles. Annote par la chane Youtube HighYield, elle rvle une structure compose de quatre tuiles distinctes, toutes montes sur un die de base en 22 nm FinFET conu par les bleus.
Le Compute Tile, grav en N3B par TSMC (117,24 mm), occupe le coin suprieur gauche. sa droite, on retrouve le SoC Tile (86,65 mm en N6), qui regroupe les moteurs daffichage, les acclrateurs mdias et les contrleurs DDR5. Le GPU Tile, galement en N6, intgre quatre curs Xe et un bloc graphique driv dArc Alchemist. Enfin, le I/O Tile, plus compact (24,48 mm en N6), gre les interfaces PCIe, Thunderbolt 4, et autres connexions.
Intel revoit aussi son architecture hybride avec Arrow Lake. Finie la sparation stricte entre P-cores et E-cores : on retrouve dsormais huit P-cores (quatre en priphrie du die, quatre au centre) et quatre clusters dE-cores placs entre eux. Chaque cluster E-core partage 3 Mo de cache L2. Un cache L3 unifi de 36 Mo dessert lensemble via un ring bus, permettant aux E-cores de lexploiter pour la premire fois. Lobjectif est une meilleure rpartition thermique et des performances accrues en tche de fond.
Lensemble des tuiles est assembl avec la technologie Foveros Omni. Cette gnration marque aussi un changement stratgique majeur : Intel abandonne son propre nud 20A au profit des processus TSMC, faisant dArrow Lake le premier CPU desktop Intel largement fabriqu en externe.
Ct logiciel, Intel introduit les profils IPO sur certaines machines prassembles. Ces rglages automatiques optimisent les performances CPU/mmoire tout en restant dans les limites de la garantie. La nouvelle option doverclocking 200S Boost est galement en cours de dploiement via les BIOS. Les premiers tests indiquent des gains modestes si elle est utilise seule, mais plus significatifs avec de la DDR5 trs rapide. Les profils IPO, en revanche, semblent apporter des amliorations plus rgulires avec de la mmoire grand public.